Home Mathematics OptoRAP – eine rekonfigurierbare optoelektronische Parallelprozessor-Architektur für die Bildvorverarbeitung (OptoRAP – a Reconfigurable Optoelectronic Parallel Processor Architecture for Image Pre-Processing)
Article
Licensed
Unlicensed Requires Authentication

OptoRAP – eine rekonfigurierbare optoelektronische Parallelprozessor-Architektur für die Bildvorverarbeitung (OptoRAP – a Reconfigurable Optoelectronic Parallel Processor Architecture for Image Pre-Processing)

OptoRAP – a Reconfigurable Optoelectronic Parallel Processor Architecture for Image Pre-Processing
  • Dietmar Fey and Andreas Loos
Published/Copyright: September 25, 2009

Zusammenfassung

Intelligente Sensorchips sind dadurch gekennzeichnet, dass die Sensormatrix zusammen mit einem Signalprozessorkern auf einem Chip integriert wird. Solche Detektormatrix-Signalprozessor-Architekturen führen jedoch eine "unnatürliche" Parallel-Seriell-Wandlung durch, da ein paralleles Bild nach der Aufnahme seriell zu einem weitgehend seriell arbeitenden Signalprozessor zur Bildverarbeitung übertragen wird. Stattdessen wird in der hier vorgestellten Chip-Architektur das Bild sowohl parallel aufgenommen als auch parallel weiterverarbeitet, was zu einer wesentlichen Steigerung beim Durchsatz führt. Erreicht wird dies durch eine optoelektronische Feldrechner-Architektur, in der jedes Sensorelement mit einem lokalen Prozessorelement verbunden ist. Um die Größe eines einzelnen Prozessorelementes klein zu halten — was gleichbedeutend mit einer hohen Pixel-Auflösung ist — und dennoch eine Vielzahl von Operationen ausführen zu können, werden rekonfigurierbare Prozessorelemente angestrebt.

Summary

In smart sensor chips both detector matrix and signal processor core are integrated on one chip. Unfortunately such an architecture approach leads to an "unnatural" serialisation of an already parallel available image. An image is parallel detected with a sensor matrix but it is serially computed with a signal processor. Instead of that we propose an architecture in which the signal evaluation is also parallel processed yielding in higher throughput rates. This shall be achieved by an array of optoelectronic processor elements in which each processing element is directly connected with a detector element and all processing elements carry out together hard-wired parallel algorithms. To find a compromise between small size of a processing element, what corresponds with a high resolution, and a satisfying smartness we favour reconfigurable processing elements.

Online erschienen: 2009-9-25
Erschienen im Druck: 2003-2-1

© 2003 Oldenbourg Wissenschaftsverlag GmbH

Downloaded on 5.3.2026 from https://www.degruyterbrill.com/document/doi/10.1524/itit.45.2.92.19607/html
Scroll to top button