Chapter
Licensed
Unlicensed
Requires Authentication
9 Eine RISC-Architektur als Zielrechner
-
Niklaus Wirth
You are currently not able to access this content.
You are currently not able to access this content.
Chapters in this book
- Front Matter I
- 2 Sprache und Syntax 5
- 3 Reguläre Sprachen 13
- 4 Analyse von Kontextfreien Sprachen 19
- 5 Attribuierte Grammatiken und Semantikanschluss 29
- 6 Die Programmiersprache Oberon-0 35
- 8 Einbezug von Kontext Durch Deklarationen 49
- 9 Eine RISC-Architektur als Zielrechner 59
- 10 Ausdrücke und Zuweisungen 67
- 11 Bedingte und Wiederholte Anweisungen, Boole'sche Ausdrücke 83
- 12 Prozeduren und das Konzept der Lokalität 97
- 13 Elementare Datentypen 115
- 14 Offene Arrays, Pointer und Prozedurtypen 121
- 15 Module und Getrennte Übersetzung 129
- 16 Optimierungen und die Frontend-Backend-Struktur 141
- Anhang A: Syntax. Anhang B: Der Latin-A-Zeichensatz. Anhang C: Oberon-0-Compiler. Anhang D: Der RISC-Prozessor in Verilog 153
- Back Matter 191
Chapters in this book
- Front Matter I
- 2 Sprache und Syntax 5
- 3 Reguläre Sprachen 13
- 4 Analyse von Kontextfreien Sprachen 19
- 5 Attribuierte Grammatiken und Semantikanschluss 29
- 6 Die Programmiersprache Oberon-0 35
- 8 Einbezug von Kontext Durch Deklarationen 49
- 9 Eine RISC-Architektur als Zielrechner 59
- 10 Ausdrücke und Zuweisungen 67
- 11 Bedingte und Wiederholte Anweisungen, Boole'sche Ausdrücke 83
- 12 Prozeduren und das Konzept der Lokalität 97
- 13 Elementare Datentypen 115
- 14 Offene Arrays, Pointer und Prozedurtypen 121
- 15 Module und Getrennte Übersetzung 129
- 16 Optimierungen und die Frontend-Backend-Struktur 141
- Anhang A: Syntax. Anhang B: Der Latin-A-Zeichensatz. Anhang C: Oberon-0-Compiler. Anhang D: Der RISC-Prozessor in Verilog 153
- Back Matter 191
