Home Technology Characterization of Ultra Thin Copper Layers
Article
Licensed
Unlicensed Requires Authentication

Characterization of Ultra Thin Copper Layers

Dedicated to the Lette Verein Berlin on the occasion of its 150th jubilee
  • S. Karasahin and M. Dammasch
Published/Copyright: August 25, 2016
Become an author with De Gruyter Brill

Abstract

The technological progress of microelectronic devices is directly coupled with the ability to produce transistor circuits and interconnects on the wafer level with increasingly small dimensions while providing equal or even better electrical properties and functionality. Therefore every new generation of microchip manufacturing is a challenge for the existing production technologies to compete with the raised requirements as well as for the material scientific methods to characterize and control the properties of the incorporated dielectrics and deposited metal layers with dimensions in the nm range. The following article will illustrate the investigation methods that have been applied for the development of electrolessly plated copper layers of less than 3 nm thickness to provide a conductive copper seed for subsequent copper electroplating to fill Dual Damascene interconnects of the 14 nm or 10 nm technology node. The methods used are AFM, Ellipsometry, 4-point resistivity, XPS, EELS, XRF, XRD, FIB/HR-STEM, HR-TEM.

Kurzfassung

Der technologische Fortschritt bei mikroelektronischen Bauelementen steht in direktem Zusammenhang mit der Möglichkeit, in immer kleineren Abmessungen Transistorschaltungen und Verbindungen auf Waferebene mit gleichen oder sogar besseren elektrischen Eigenschaften und gleicher Funktionalität herzustellen. In der Mikrochipherstellung werden bestehende Fertigungstechniken sowie materialwissenschaftlichen Methoden folglich durch jede neue Generation vor die Herausforderung gestellt, höhere Aufgaben erfüllen und Eigenschaften der eingearbeiteten Dielektrika und abgeschiedenen Metallschichten mit Abmessungen im nm-Bereich charakterisieren und steuern zu müssen. Diese Arbeit veranschaulicht Untersuchungsverfahren, die zur Entwicklung von stromlos aufgebrachten galvanischen Kupferschichten einer Dicke von weniger als 3 nm mit dem Ziel angewendet wurden, einen leitfähigen Kupferkeim für anschließendes galvanisches Beschichten mit Kupfer vorzusehen, um duale Damascener-Strukturen des 14 nm- oder 10 nm-Technologieknotens zu füllen. Die dabei eingesetzten Verfahren waren AFM, Ellipsometrie, Vierpunkt-Widerstandsmessung, XPS, EELS, XRF, XRD, FIB/HR-STEM und HR-TEM.


Übersetzung: E. Engert


References / Literatur

[1] StanleyWolf: Silicon Processing for the VLSI Era. Volume 4 Deep-Submicron Process Technology. Lattice Press, 2002, ISBN 096167217X, Chapter 15: Dual-Damascene Interconnects, 671 – 710Search in Google Scholar

[2] Chih-HangTung, George T.Sheng, Chih-YuanLu: ULSI Semiconductor Technology Atlas. John Wiley & Sons, 2003, ISBN 0471457728, 50 – 5210.1002/0471668796Search in Google Scholar

[3] Drude, Ann. Physik. Chem.36: 532 (1889); 39: 481 (1890)10.1007/BF02213800Search in Google Scholar

[4] R. M. A.Azzam, N.M.Bashara: Ellipsometry and Polarized Light. Elsevier Science Pub Co., 198710.1016/S0003-2670(00)82849-4Search in Google Scholar

[5] L. J.van der Pauw: A Method of Measuring the Resistivity and Hall Coefficient on Lamellae and Arbitrary Shape. In: Philips Technical Review. 20, Nr. 8, 1958/59, 220224Search in Google Scholar

Received: 2016-03-01
Accepted: 2016-03-15
Published Online: 2016-08-25
Published in Print: 2016-09-07

© 2016, Carl Hanser Verlag, München

Downloaded on 9.12.2025 from https://www.degruyterbrill.com/document/doi/10.3139/147.110396/html
Scroll to top button